{"id":403,"date":"2026-09-05T21:18:57","date_gmt":"2026-09-06T00:18:57","guid":{"rendered":"https:\/\/www.linuxpro.com.br\/2026\/09\/gpu-vs-tpu-como-funcionam-chips-ia\/"},"modified":"2026-09-08T04:51:50","modified_gmt":"2026-09-08T07:51:50","slug":"gpu-vs-tpu-como-funcionam-chips-ia","status":"publish","type":"post","link":"https:\/\/www.linuxpro.com.br\/es\/2026\/09\/gpu-vs-tpu-como-funcionam-chips-ia\/","title":{"rendered":"GPU vs TPU: c\u00f3mo funcionan los chips de IA"},"content":{"rendered":"<p><img loading=\"lazy\" decoding=\"async\" alt=\"Mascote do LinuxPro comparando GPU e TPU\" src=\"\/wp-content\/uploads\/2026\/09\/gpu-vs-tpu-v3.webp\" width=\"1052\" height=\"652\" \/><\/p>\n<p>Por tr\u00e1s de cada token do ChatGPT, de cada frame do Sora e de cada LLM que voc\u00ea roda no <a href=\"\/2026\/09\/rodando-ia-local-no-linux-com-ollama\/\">Ollama<\/a>, tem um acelerador fazendo a mesma conta trilh\u00f5es de vezes: <strong>multiplica\u00e7\u00e3o de matrizes<\/strong>. Os dois jeitos de fazer isso em sil\u00edcio \u2014 <strong>GPU<\/strong> (NVIDIA) e <strong>TPU<\/strong> (Google) \u2014 partem de filosofias opostas. Este texto parte do v\u00eddeo <a href=\"https:\/\/www.youtube.com\/watch?v=B1TPuDeKVFM\">GPU vs TPU: How AI Chips Actually Work<\/a>, do <strong>Pouria Taj<\/strong>.<\/p>\n<p><!-- more --><\/p>\n<div style=\"position:relative;padding-bottom:56.25%;height:0;overflow:hidden;margin:1.5em 0\">\n<iframe src=\"https:\/\/www.youtube.com\/embed\/B1TPuDeKVFM\" title=\"GPU vs TPU: How AI Chips Actually Work \u2014 Pouria Taj\" allow=\"accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share\" allowfullscreen style=\"position:absolute;top:0;left:0;width:100%;height:100%;border:0\"><\/iframe>\n<\/div>\n<p>O v\u00eddeo usa a <strong>H100<\/strong> e a <strong>TPU v5e<\/strong> como pe\u00e7as de ensino. Em 2026 o ch\u00e3o de f\u00e1brica j\u00e1 \u00e9 Blackwell de um lado e Trillium\/Ironwood do outro \u2014 a li\u00e7\u00e3o de arquitetura n\u00e3o mudou.<\/p>\n<h2>Por que IA \u00e9 MatMul<\/h2>\n<p>Um LLM n\u00e3o vomita o par\u00e1grafo de uma vez. A gera\u00e7\u00e3o \u00e9 <strong>autoregressiva<\/strong>: o prompt vira embeddings, o Transformer produz uma distribui\u00e7\u00e3o sobre o pr\u00f3ximo token, o token escolhido volta para a entrada, e o ciclo se repete.<\/p>\n<p>Nos diagramas, neur\u00f4nios e setinhas. No sil\u00edcio, <strong>matrizes de pesos<\/strong>. O GPT-3 (175 B, 96 camadas) j\u00e1 empilha dezenas de milhares delas; Claude Opus e GPT-4 sobem para centenas de bilh\u00f5es a trilh\u00f5es de par\u00e2metros. Quase todo o custo \u00e9 o mesmo MAC: linha \u00d7 coluna, soma, grava a c\u00e9lula da sa\u00edda.<\/p>\n<p>A sorte do hardware: cada c\u00e9lula da matriz resultante \u00e9 <strong>independente<\/strong>. N\u00e3o precisa esperar a [0,0] para calcular a [500,200]. Por isso CPU de poucos n\u00facleos r\u00e1pidos perde feio \u2014 e por isso GPU e TPU existem.<\/p>\n<h2>Por dentro da GPU: H100<\/h2>\n<p>O die <strong>GH100<\/strong> (Hopper) da H100 SXM: <strong>80 bilh\u00f5es<\/strong> de transistores, 8 GPCs, <strong>132 SMs<\/strong>, 80 GB de HBM3 a <strong>3,35 TB\/s<\/strong>, TDP at\u00e9 700 W.<\/p>\n<pre><code class=\"language-text\">GH100  (H100 SXM)\n80 B transistores | 8 GPC | 132 SM | 80 GB HBM3\n\n  SM \u00d7 132\n    4 warp schedulers\n    128 CUDA cores  (FP32\/INT32)\n    4 Tensor Cores  (MatMul 4\u00d74, FP8\/FP16\/BF16)\n    256 KB registradores | at\u00e9 228 KB shared\/L1\n<\/code><\/pre>\n<ul>\n<li><strong>16.896 CUDA cores:<\/strong> ALU de uso geral. A ~1,98 GHz isso d\u00e1 ~67 TFLOPS FP32 (um FMA por ciclo).<\/li>\n<li><strong>528 Tensor Cores<\/strong> (4 por SM): hardware de \u00e1lgebra densa. Bloco de matriz por instru\u00e7\u00e3o, FP16\/BF16\/FP8. Pico de marketing: ~2 PFLOPS FP8 denso, ~4 PFLOPS com esparsidade 2:4.<\/li>\n<\/ul>\n<p>O host despacha um <strong>kernel<\/strong>. Uma MatMul 4096\u00d74096 tem 16,7 milh\u00f5es de c\u00e9lulas \u2192 milh\u00f5es de <em>threads<\/em>, empacotadas em blocos (at\u00e9 1024). O GigaThread Engine espalha os blocos pelos 132 SMs. Dentro do SM, as threads andam em <strong>warps de 32<\/strong>, mesma instru\u00e7\u00e3o no mesmo ciclo (SIMT).<\/p>\n<h2>O gargalo: memory wall<\/h2>\n<p>Um MAC nos registradores: ~4 ciclos. Trazer o n\u00famero da HBM3 at\u00e9 o core: <strong>centenas de ciclos<\/strong>. Gravar o resultado: outra viagem. E milhares de n\u00facleos vizinhos buscam, ao mesmo tempo, a mesma linha e a mesma coluna que o colega do lado acabou de carregar.<\/p>\n<p>Boa parte da energia da GPU n\u00e3o \u00e9 matem\u00e1tica \u2014 \u00e9 <strong>mover dado<\/strong>. \u00c9 o mesmo muro que a ind\u00fastria de DRAM tenta furar com HBM e LPDDR (veja a <a href=\"\/2026\/09\/china-ram-lpddr6-cxmt\/\">CXMT no LPDDR6<\/a>).<\/p>\n<h2>A aposta da TPU: arranjo sist\u00f3lico<\/h2>\n<p>A pergunta do Google: e se o n\u00facleo passasse o n\u00famero que acabou de usar <em>direto para o vizinho<\/em>, sem devolver para a mem\u00f3ria?<\/p>\n<p>A TPU \u00e9 um <strong>ASIC<\/strong> s\u00f3 de tensor. Na v5e, cada TensorCore tem quatro <strong>MXU<\/strong> de <strong>128\u00d7128<\/strong> MACs \u2014 16.384 unidades por array, quase o total de CUDA cores da H100, mas <em>soldadas<\/em> umas nas outras. Sem registrador no meio. O nome vem da s\u00edstole: o dado pulsa no ritmo do clock.<\/p>\n<pre><code class=\"language-text\">  X0      X1      X2\n  |       |       |\n  v       v       v\nY0\u2192 MAC \u2192 MAC \u2192 MAC \u2192\n      |       |       |\n      v       v       v\nY1\u2192 MAC \u2192 MAC \u2192 MAC \u2192\n      |       |       |\n      v       v       v\n     S0      S1      S2\n<\/code><\/pre>\n<ol>\n<li><strong>Pesos param:<\/strong> saem da HBM, entram na VMEM (SRAM) e ficam fixos em cada c\u00e9lula do array.<\/li>\n<li><strong>Entradas fluem:<\/strong> o prompt entra pela esquerda e anda um passo por ciclo.<\/li>\n<li><strong>Ac\u00famulo desce:<\/strong> cada c\u00e9lula multiplica o que passa pelo peso local, soma o que veio de cima, manda para baixo.<\/li>\n<li><strong>Resultado sai na borda<\/strong> \u2014 coluna a coluna, sem round-trip.<\/li>\n<\/ol>\n<p>A HBM \u00e9 tocada duas vezes: carregar peso, ler o resultado. Quase 100% da energia vira conta, n\u00e3o tr\u00e2nsito. v5e: ~197 TFLOPS BF16, 16 GB HBM, 819 GB\/s \u2014 menos pico que a H100, mais joule por MAC em MatMul densa. Em 2026 o mesmo desenho cresceu: Trillium (v6e) foi a 256\u00d7256; Ironwood (TPU7x) chega a ~4,6 PFLOPS FP8 e 192 GB de HBM3e por chip, ainda s\u00f3 no GCP.<\/p>\n<h2>Em 2026: Blackwell de um lado, Ironwood do outro<\/h2>\n<p>H100 e v5e continuam sendo as melhores pe\u00e7as de ensino \u2014 o desenho \u00e9 limpo e os n\u00fameros cabem na cabe\u00e7a. Mas quem for comprar hoje n\u00e3o compra nenhuma das duas. Vale ver o que a mesma l\u00f3gica virou quando levada ao limite.<\/p>\n<p>Do lado da NVIDIA, a arquitetura <strong>Blackwell<\/strong> abandonou o die \u00fanico. Um GPU Blackwell empacota <strong>208 bilh\u00f5es de transistores<\/strong> em <strong>dois dies no limite do ret\u00edculo<\/strong>, costurados por uma interconex\u00e3o chip a chip de <strong>10 TB\/s<\/strong> que faz os dois se comportarem como uma GPU s\u00f3. O Transformer Engine de segunda gera\u00e7\u00e3o desceu para <strong>FP4<\/strong>: menos bits por n\u00famero, o dobro de vaz\u00e3o na mesma \u00e1rea. Num DGX B200, cada GPU entrega da ordem de <strong>9 PFLOPS FP4 densos<\/strong>, com 180 GB de HBM3e e ~8 TB\/s de banda \u2014 contra os 80 GB e 3,35 TB\/s da H100. E o recorte de venda deixou de ser a placa: o <strong>GB200 NVL72<\/strong> \u00e9 um rack refrigerado a l\u00edquido com 36 CPUs Grace e 72 GPUs Blackwell num \u00fanico dom\u00ednio NVLink.<\/p>\n<p>Do lado do Google, o <a href=\"\/2026\/09\/google-tpus-guia-completo-arquitetura-e-modelos\/\">TPU7x Ironwood<\/a> seguiu o caminho oposto ao da flexibilidade: dois TensorCores e quatro SparseCores por chip, MXU de 256\u00d7256, <strong>4.614 TFLOPS FP8<\/strong>, 192 GB de HBM3E a 7.380 GB\/s, e superpod de <strong>9.216 chips<\/strong> ligados por comuta\u00e7\u00e3o \u00f3ptica. Foi anunciado em abril de 2025 e entrou em disponibilidade geral em 31 de mar\u00e7o de 2026.<\/p>\n<p>Repare que os dois convergiram no <em>formato num\u00e9rico<\/em> \u2014 FP4 e FP8 \u2014 e divergiram no <em>escopo<\/em>. A NVIDIA empilha sil\u00edcio gen\u00e9rico e resolve a escala com NVLink; o Google mant\u00e9m o array r\u00edgido e resolve a escala com espelho e laser. A conta de baixo, o MAC, \u00e9 a mesma dos dois lados.<\/p>\n<h2>N\u00e3o \u00e9 mais um duelo: o terceiro banco<\/h2>\n<p>Em 2017 a pergunta \u201cGPU ou TPU?\u201d fazia sentido porque s\u00f3 havia essas duas respostas. Em 2026 o mapa tem mais gente.<\/p>\n<ul>\n<li><strong>AMD.<\/strong> A linha Instinct (MI300X, MI325X e sucessoras) coloca muita HBM por placa e roda em Linux com o <strong>ROCm<\/strong>, que \u00e9 aberto. O gargalo nunca foi o sil\u00edcio: \u00e9 a dist\u00e2ncia entre um kernel que compila em CUDA e o mesmo kernel em HIP. A cada release essa dist\u00e2ncia encolhe, mas ainda existe.<\/li>\n<li><strong>AWS Trainium.<\/strong> A Amazon fez o pr\u00f3prio ASIC e construiu um data center inteiro em volta dele \u2014 \u00e9 o assunto do post do <a href=\"\/2026\/09\/project-rainier-aws-data-center-sem-nvidia\/\">Project Rainier<\/a>. Mesma tese da TPU, dono diferente.<\/li>\n<li><strong>NPUs no processador.<\/strong> Intel, AMD e os SoCs ARM j\u00e1 embarcam bloco de infer\u00eancia no die da CPU. N\u00e3o treinam nada, mas resolvem o modelo pequeno rodando local sem acender a GPU.<\/li>\n<\/ul>\n<p>O padr\u00e3o \u00e9 claro: quem tem carga previs\u00edvel e escala suficiente para amortizar um projeto de chip constr\u00f3i o ASIC. Todo mundo mais aluga GPU.<\/p>\n<h2>GPU vs TPU, lado a lado<\/h2>\n<table>\n<thead>\n<tr>\n<th><\/th>\n<th>NVIDIA H100 (GPU)<\/th>\n<th>Google TPU v5e<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr>\n<td>Tipo<\/td>\n<td>SIMT program\u00e1vel<\/td>\n<td>ASIC de tensor<\/td>\n<\/tr>\n<tr>\n<td>MatMul<\/td>\n<td>CUDA + Tensor Cores, via registrador\/cache<\/td>\n<td>MXU sist\u00f3lico 128\u00d7128<\/td>\n<\/tr>\n<tr>\n<td>Mem\u00f3ria<\/td>\n<td>HBM o tempo todo<\/td>\n<td>dado flui c\u00e9lula a c\u00e9lula<\/td>\n<\/tr>\n<tr>\n<td>Pico<\/td>\n<td>~2 PFLOPS FP8 denso \/ 700 W<\/td>\n<td>~197 TFLOPS BF16<\/td>\n<\/tr>\n<tr>\n<td>Onde roda<\/td>\n<td>AWS, Azure, GCP, on-prem, PC<\/td>\n<td>s\u00f3 Google (GCP \/ pods)<\/td>\n<\/tr>\n<tr>\n<td>Software<\/td>\n<td>CUDA, PyTorch, Triton, TensorRT<\/td>\n<td>JAX, TensorFlow, XLA, PyTorch-XLA<\/td>\n<\/tr>\n<tr>\n<td>Gera\u00e7\u00e3o de 2026<\/td>\n<td>Blackwell B200 \/ GB200 NVL72 (FP4)<\/td>\n<td>TPU7x Ironwood (FP8, superpod de 9.216)<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<h2>Por que o mundo ainda compra GPU<\/h2>\n<p>Se a TPU gasta menos joule na mesma conta, por que a fila da NVIDIA n\u00e3o acaba?<\/p>\n<ol>\n<li><strong>Rigidez do ASIC.<\/strong> A TPU \u00e9 r\u00e1pida porque o sil\u00edcio \u00e9 a matem\u00e1tica dos Transformers de agora. Um modelo novo que n\u00e3o viva de MatMul densa deixa um data center de ASIC no v\u00e1cuo.<\/li>\n<li><strong>A GPU n\u00e3o fez essa aposta.<\/strong> Qualquer kernel \u2014 f\u00edsica, mol\u00e9cula, h\u00edbrido, o pr\u00f3ximo paper \u2014 cabe em software.<\/li>\n<li><strong>O fosso do CUDA.<\/strong> Duas d\u00e9cadas de bibliotecas e gente que j\u00e1 sabe. C\u00f3digo novo sobe no driver da NVIDIA no mesmo dia. Risco de ado\u00e7\u00e3o, para empresa, \u00e9 o que decide a compra \u2014 n\u00e3o o TDP da MXU.<\/li>\n<\/ol>\n<h2>E na sua m\u00e1quina?<\/h2>\n<p>Nada disso muda o fato de que, no Linux da sua mesa, o acelerador \u00e9 a GPU que est\u00e1 no slot PCIe. Vale saber ler o que voc\u00ea tem:<\/p>\n<pre><code class=\"language-bash\"># o que est\u00e1 no barramento\nlspci | grep -Ei \"vga|3d|display\"\n\n# NVIDIA: modelo, VRAM, driver, uso em tempo real\nnvidia-smi\n\n# AMD: o equivalente do ROCm\nrocm-smi\n\n# Intel\/Arc e integradas\nsudo intel_gpu_top\n<\/code><\/pre>\n<p>O n\u00famero que decide se um modelo cabe n\u00e3o \u00e9 TFLOPS \u2014 \u00e9 <strong>VRAM<\/strong>. Um modelo de 7 B em quantiza\u00e7\u00e3o Q4 pede algo perto de 5 GB; um 70 B no mesmo Q4 passa de 40 GB e j\u00e1 exige duas placas ou <em>offload<\/em> para a RAM, com a queda de velocidade que vem junto. \u00c9 a conta que o post do <a href=\"\/2026\/09\/servidor-ia-recondicionado-64gb-vram-v100-p100-mi25\/\">servidor recondicionado<\/a> faz na pr\u00e1tica, e o motivo de <a href=\"\/2026\/09\/llama-cpp-primeiros-passos\/\">llama.cpp<\/a> e <a href=\"\/2026\/09\/rodando-ia-local-no-linux-com-ollama\/\">Ollama<\/a> insistirem tanto em GGUF quantizado.<\/p>\n<p>TPU voc\u00ea n\u00e3o instala: ela s\u00f3 existe dentro do Google, alugada por hora no GCP ou de gra\u00e7a no Colab e no Kaggle. Se o seu roteiro \u00e9 rodar modelo local, o caminho \u00e9 CUDA ou ROCm \u2014 e a compara\u00e7\u00e3o deste post serve para entender por que a conta fecha assim, n\u00e3o para escolher entre as duas.<\/p>\n<h2>Linha do tempo<\/h2>\n<ul>\n<li><strong>2006<\/strong> \u2014 a NVIDIA lan\u00e7a o CUDA e transforma a placa de jogo em processador de uso geral.<\/li>\n<li><strong>2012<\/strong> \u2014 a AlexNet vence o ImageNet treinando em duas GTX 580 e prova que rede neural \u00e9 problema de GPU.<\/li>\n<li><strong>2015<\/strong> \u2014 o Google p\u00f5e a TPU v1 em produ\u00e7\u00e3o interna, s\u00f3 infer\u00eancia INT8.<\/li>\n<li><strong>2017<\/strong> \u2014 sai o paper da TPU v1; a v2 traz treino e bfloat16; o Transformer nasce em pods de TPU.<\/li>\n<li><strong>2017<\/strong> \u2014 a arquitetura Volta estreia os <strong>Tensor Cores<\/strong> na NVIDIA: a GPU passa a ter hardware dedicado de MatMul.<\/li>\n<li><strong>2020\u20132022<\/strong> \u2014 Ampere e Hopper consolidam o fosso do CUDA; a A100 e depois a H100 viram moeda de troca.<\/li>\n<li><strong>2021<\/strong> \u2014 a TPU v4 estreia a comuta\u00e7\u00e3o \u00f3ptica (OCS) e o torus 3D no pod.<\/li>\n<li><strong>2023<\/strong> \u2014 a AMD lan\u00e7a a s\u00e9rie Instinct MI300 com ROCm aberto; a corrida deixa de ser de um s\u00f3 fornecedor.<\/li>\n<li><strong>2024<\/strong> \u2014 TPU v6e Trillium (MXU 256\u00d7256) e an\u00fancio do Blackwell, com dois dies num pacote s\u00f3.<\/li>\n<li><strong>2025<\/strong> \u2014 GB200 NVL72 chega aos data centers; a Anthropic fecha acesso a at\u00e9 1 milh\u00e3o de TPUs.<\/li>\n<li><strong>abr\/2026<\/strong> \u2014 o TPU7x Ironwood entra em disponibilidade geral: 4.614 TFLOPS FP8 e superpod de 9.216 chips.<\/li>\n<\/ul>\n<h2>Refer\u00eancias<\/h2>\n<ul>\n<li>V\u00eddeo: <a href=\"https:\/\/www.youtube.com\/watch?v=B1TPuDeKVFM\">Pouria Taj \u2014 GPU vs TPU: How AI Chips Actually Work<\/a><\/li>\n<li><a href=\"https:\/\/developer.nvidia.com\/blog\/nvidia-hopper-architecture-in-depth\/\">NVIDIA \u2014 Hopper architecture in-depth<\/a><\/li>\n<li><a href=\"https:\/\/docs.cloud.google.com\/tpu\/docs\/v5e\">Google Cloud \u2014 TPU v5e<\/a><\/li>\n<li><a href=\"https:\/\/jax-ml.github.io\/scaling-book\/tpus\">How to Scale Your Model \u2014 How to think about TPUs<\/a><\/li>\n<li><a href=\"https:\/\/www.nvidia.com\/en-us\/data-center\/technologies\/blackwell-architecture\/\">NVIDIA \u2014 arquitetura Blackwell<\/a><\/li>\n<li><a href=\"https:\/\/docs.cloud.google.com\/tpu\/docs\/tpu7x\">Google Cloud \u2014 TPU7x (Ironwood)<\/a><\/li>\n<li><a href=\"\/2026\/09\/google-tpus-guia-completo-arquitetura-e-modelos\/\">Google TPUs: arquitetura, gera\u00e7\u00f5es e modelos<\/a><\/li>\n<li><a href=\"\/2026\/09\/project-rainier-aws-data-center-sem-nvidia\/\">Project Rainier: o data center da AWS sem NVIDIA<\/a><\/li>\n<li><a href=\"\/2026\/09\/como-deepseek-reescreveu-o-transformer-mla\/\">Como a DeepSeek reescreveu o Transformer<\/a><\/li>\n<li><a href=\"\/2026\/09\/llama-model-cli\/\">llama-model: GGUF no Linux sem o daemon do Ollama<\/a><\/li>\n<\/ul>\n<p>Especializa\u00e7\u00e3o extrema versus generalidade: a TPU mostra o teto de efici\u00eancia quando a conta \u00e9 conhecida; a GPU vende o seguro de que a conta de amanh\u00e3 ainda cabe no mesmo rack. No Linux do dia a dia, o que voc\u00ea tem na mesa continua sendo a GPU \u2014 e o CUDA que veio junto.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Por tr\u00e1s de cada token do ChatGPT, de cada frame do Sora e de cada LLM que voc\u00ea roda no Ollama, tem um acelerador fazendo a mesma conta trilh\u00f5es de vezes: multiplica\u00e7\u00e3o de matrizes. Os dois jeitos de fazer isso em sil\u00edcio \u2014 GPU (NVIDIA) e TPU (Google) \u2014 partem de filosofias opostas. Este texto &#8230; <a title=\"GPU vs TPU: c\u00f3mo funcionan los chips de IA\" class=\"read-more\" href=\"https:\/\/www.linuxpro.com.br\/es\/2026\/09\/gpu-vs-tpu-como-funcionam-chips-ia\/\" aria-label=\"Read more about GPU vs TPU: como os chips de IA funcionam\">Read more<\/a><\/p>","protected":false},"author":0,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[115,2],"tags":[153,134,116,152,151],"class_list":["post-403","post","type-post","status-publish","format-standard","hentry","category-ia","category-linux","tag-cuda","tag-gpu","tag-ia","tag-nvidia","tag-tpu"],"_links":{"self":[{"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/posts\/403","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/types\/post"}],"replies":[{"embeddable":true,"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/comments?post=403"}],"version-history":[{"count":3,"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/posts\/403\/revisions"}],"predecessor-version":[{"id":1123,"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/posts\/403\/revisions\/1123"}],"wp:attachment":[{"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/media?parent=403"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/categories?post=403"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.linuxpro.com.br\/es\/wp-json\/wp\/v2\/tags?post=403"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}